【Z80】Z80の外観とピンの役割

Z80は、40ピンのDIP（Dual In-line Package）という形状をしています。本記事では、全40ピンの名前とそれぞれの役割を紹介します。

Z80の外観

Z80は、パッケージ（黒い樹脂）の両長辺から金属のピン（端子）がでている「DIP（Dual In-line Package）」という形状をしています。ピンの数は40ピンです。

パッケージ上面のすみにある丸い凹み（図1-1）、またはパッケージの切り欠き（図1-2）が、1番目のピンを示すマークです。図中の赤矢印が示す1番ピンから、反時計回りに連続した番号が振られています。Z80の場合、40ピンなので1番～40番までとなります。

Z80によるマイクロコンピューターの基本構成

CPU（中央処理装置）であるZ80は、メモリー内に格納されたプログラム（機械語）をひとつずつ読み取り解析することで、演算（算術・論理）やデーターの読み書き（入出力）などの動作を行います。しかしながら、Z80は、プログラムやデーターを格納する「メモリー」や周辺装置を接続する「入出力インターフェース」を内部に持ちません。

そこで、Z80でマイクロコンピューターを構成するには、外部にメモリーや入出力インターフェース用のLSIを用意して、Z80と複数の信号線で電気的に接続します。以下は、Z80によるマイクロコンピューターの基本構成です。

バスと信号の向き

Z80と外部のメモリー、および入出力インターフェースを接続する信号線には「アドレスバス（Address Bus）」「データーバス（Data Bus）」「コントロールバス（Control Bus）」の3種類があります。「バス」とは、複数の信号線の束を表す言葉で、Z80の場合、アドレスバス16本・データーバス8本・コントロールバス13本で構成されます。

バス（複数の信号線の束）の正体は、ピンの集まりです。ピンには、それぞれ機能を表す名前がつけられ、アドレスバスは[mathjax]~\rm{A0}~[/mathjax]～[mathjax]~\rm{A15}~[/mathjax]、データバスは[mathjax]~\rm{D0}~[/mathjax]～[mathjax]~\rm{D7}~[/mathjax]です。コントロールバスには、それぞれの役割を示す[mathjax]~\rm\overline{IORQ}~[/mathjax]（Input/Output ReQuest）・[mathjax]~\rm\overline{MREQ}~[/mathjax]（Memory REQuest）・[mathjax]~\rm\overline{RD}~[/mathjax]（ReaD）・[mathjax]~\rm\overline{WR}~[/mathjax]（WRite）といった名前がつけられています。図2-2は、ピンの番号（1～40）と名前の対応図です。バス以外にも、電源（[mathjax]~\rm{+5V}~[/mathjax]/[mathjax]~\rm{GND}~[/mathjax]）・クロック（[mathjax]~\rm\overline{CLK}~[/mathjax]）があります。

図2-3は、バスをわかりやすくするために、バスごとにピンをまとめた論理図です。図中のピン番号と物理的な位置は一致しません。それぞれの矢印が、バスに流れる信号の向き（入出力）を表しています。この場合、Z80を基準に考えるので、Z80から延びる矢印が出力、Z80へ向かう矢印が入力です。

正論理（アクティブハイ）と負論理（アクティブロー）

バスを構成するピンはディジタル回路なので、信号の状態は電圧が高い状態（Hレベル）、または電圧が低い状態（Lレベル）となります。意味のある事象の発生をHレベルに関係付けたものを「正論理」といます。逆に、意味のある事象の発生をLレベルに関係付けたものを「負論理」といいます。負論理においてアクティブ（真）とは、電圧の低い状態（Lレベル）を示します。なお、負論理は「[mathjax]~\rm\overline{MREQ}~[/mathjax]」のように名前に上線を付けて表します。

ハイインピーダンスとトライステート

ディジタル回路では、Hレベル・Lレベル以外に、ピンが回路から切り離されたハイインピーダンスという状態（Z/HZ/Hi-Zなどと表記される）があります。3つの状態（Hレベル・Lレベル・ハイインピーダンス）のいずれかになりうるピンを「トライステート」といいます。Z80では、アドレスバス・データーバス・[mathjax]~\rm\overline{MREQ}~[/mathjax]・[mathjax]~\rm\overline{IORQ}~[/mathjax]・[mathjax]~\rm\overline{RD}~[/mathjax]・[mathjax]~\rm\overline{WR}~[/mathjax]がトライステートなピンです。

ピンの名前と役割

以下に、それぞれのピンの名前と役割を簡単に紹介します。括弧内は、Z80を基準とした信号の向き（出力/入力/入出力）・正論理/負論理・トライステートかどうかを表しています。

[mathjax]~\rm{\boldsymbol{A0}}~[/mathjax]～[mathjax]~\rm{\boldsymbol{A15}}~[/mathjax]：Address bus（出力・正論理・トライステート）：アドレスバスは、16ビット幅のバスです。メモリー・I/Oインターフェースに対するアドレスを出力します。ただし、I/Oインターフェースに対して有効なアドレスは、下位8ビット（[mathjax]~\rm{A0}~[/mathjax]～[mathjax]~\rm{A7}~[/mathjax]）のみです。

[mathjax]~\rm{\boldsymbol{D0}}~[/mathjax]～[mathjax]~\rm{\boldsymbol{D7}}~[/mathjax]：Data bus（入出力・正論理・トライステート）：データーバスは、8ビット幅のバスです。メモリー・I/Oインターフェースに対するデーターの読み書きに使用します。

[mathjax]~\rm\overline{\boldsymbol{M1}}~[/mathjax]：Machine cycle ONE（出力・負論理）：[mathjax]~\rm\overline{MREQ}~[/mathjax]・[mathjax]~\rm\overline{RD}~[/mathjax]とともにアクティブとなりフェッチサイクル、または[mathjax]~\rm\overline{IORQ}~[/mathjax]とともにアクティブとなり割り込み応答を示します。

[mathjax]~\rm\overline{\boldsymbol{MREQ}}~[/mathjax]：Memory REQuest（出力・負論理・トライステート）：アドレスバスが、メモリーへの読み書きに対して有効なアドレスを保持していることを示します。

[mathjax]~\rm\overline{\boldsymbol{IORQ}}~[/mathjax]：Input/Output ReQuest（出力・負論理・トライステート）：アドレスバスの下位8ビット（[mathjax]~\rm{A0}~[/mathjax]～[mathjax]~\rm{A7}~[/mathjax]）が、I/Oインターフェースの読み書きに対して有効なアドレスを保持していることを示します。

[mathjax]~\rm\overline{\boldsymbol{RD}}~[/mathjax]：ReaD（出力・負論理・トライステート）：メモリー・I/Oインターフェースに対してデーターの読み込みを要求します。アドレスで指定されたメモリー・I/Oインターフェースは、直ちにデーターバスにデーターを出力する必要があります。

[mathjax]~\rm\overline{\boldsymbol{WR}}~[/mathjax]：WRite（出力・負論理・トライステート）：データーバスが、アドレスで指定されたメモリー・I/Oインターフェースに対する有効なデーターを保持していることを示します。

[mathjax]~\rm\overline{\boldsymbol{RFSH}}~[/mathjax]：ReFreSH（出力・負論理）：[mathjax]~\rm\overline{MREQ}~[/mathjax]とともにアクティブとなり、アドレスバスの下位7ビット（[mathjax]~\rm{A0}~[/mathjax]～[mathjax]~\rm{A6}~[/mathjax]）が、ダイナミックRAMに対して有効なリフレッシュアドレスを保持していることを示します。

[mathjax]~\rm\overline{\boldsymbol{HALT}}~[/mathjax]：HALT state（出力・負論理）：HALT命令が実行され、[mathjax]~\rm\overline{INT}~[/mathjax]・[mathjax]~\rm\overline{NMI}~[/mathjax]を待っている状態です。CPUは、メモリーのリフレッシュを維持するためにNOPを実行しています。

[mathjax]~\rm\overline{\boldsymbol{WAIT}}~[/mathjax]：WAIT（入力・負論理）：アドレスで指定されたメモリー・I/Oインターフェースが、まだデーターの準備ができていないことを伝えます。[mathjax]~\rm\overline{WAIT}~[/mathjax]がアクティブである限り、Z80はウェイト状態を維持します。

[mathjax]~\rm\overline{\boldsymbol{INT}}~[/mathjax]：INTerrupt request（入力・負論理）：外部で発生した事象に対して、優先的に処理して欲しいとき、外部からZ80に対して割り込み要求を伝えます。割り込みの許可・禁止をプログラムで指定できます。割り込み時のコール先は「0038H番地」または外部により指定されます。

[mathjax]~\rm\overline{\boldsymbol{NMI}}~[/mathjax]：NonMaskable Interrupt（入力・負論理）：プログラムで禁止できない割り込みです。負論理ですが、80ns以上のLレベルパルスで有効（negative edge-triggered）になり、現在の命令終了後に「0066H番地」がコールされます。

[mathjax]~\rm\overline{\boldsymbol{RESET}}~[/mathjax]：RESET（入力・負論理）：プログラムカウンタ・Iレジスタ・Rレジスタをリセットします。割り込みは禁止され、モードは0にセットされます。

[mathjax]~\rm\overline{\boldsymbol{BUSRQ}}~[/mathjax]：BUS ReQuest（入力・負論理）：外部が優先的にバスを使用したいとき、外部からZ80に対してバスの切り離し要求を伝えます。Z80は、アドレスバス・データーバス・[mathjax]~\rm\overline{MREQ}~[/mathjax]・[mathjax]~\rm\overline{IORQ}~[/mathjax]・[mathjax]~\rm\overline{RD}~[/mathjax]・[mathjax]~\rm\overline{WR}~[/mathjax]を強制的にハイインピーダンス状態にします。

[mathjax]~\rm\overline{\boldsymbol{BUSACK}}~[/mathjax]：BUS ACKnowledge（出力・負論理）：アドレスバス・データーバス・[mathjax]~\rm\overline{MREQ}~[/mathjax]・[mathjax]~\rm\overline{IORQ}~[/mathjax]・[mathjax]~\rm\overline{RD}~[/mathjax]・[mathjax]~\rm\overline{WR}~[/mathjax]がハイインピーダンス状態になったことを伝えます。